systemverilog-rtl-guidelines

在编写、审查、调试或重构 .sv RTL 代码、接口、包、SVA 和验证代码时，应用 SystemVerilog RTL 正确性以及可选的风格指南。涵盖赋值语义、锁存器和多驱动风险、位宽与有符号性、有限状态机（FSM）、复位与跨时钟域（CDC）、X 态传播、综合安全性、断言、命名规范及代码格式化等方面。不得使用这些偏好覆盖明确的项目语言限制（如 Verilog-2001）、已建立的仓库约定、协议要求或工具版本限制。

存档时间线

版本索引永久保留；内容副本只保留最新 1 份，更早版本仅留索引与哈希（存档时间线的证据链不会因此断裂）。

下载存档内容副本