openvaf

使用 OpenVAF 编译 Verilog-A 器件模型，并通过 OSDI 在 ngspice 中进行仿真。当用户需要执行以下操作时启用此技能： - 编译 .va 文件 - 在 ngspice 中运行 Verilog-A 模型 - 使用 OpenVAF - 加载 OSDI 模型 - 测试紧凑型器件模型 - 配置 OpenVAF + ngspice 工具链同时适用于用户提及 OSDI、紧凑型模型、BSIM、PSP、HICUM，或希望仿真用 Verilog-A 编写的自定义 MOSFET/BJT/二极管/变容二极管模型的情况。本技能与 `veriloga` 编写技能和 `ngspice` 仿真技能相辅相成。

模型生成摘要（rules/v1 · 2026-11-14 17:16）：使用 OpenVAF 编译 Verilog-A 器件模型，并通过 OSDI 在 ngspice 中进行仿真
这是模型对公开材料的总结，不是官方声明，请以原链内容为准。

存档时间线

版本	存档时间	内容哈希	内容
v1	2026-11-14 17:16	d4031394	可取

版本索引永久保留；内容副本只保留最新 1 份，更早版本仅留索引与哈希（存档时间线的证据链不会因此断裂）。

下载存档内容副本

纠错与举报（发现条目失效、署名有误或涉及侵权？）

提交举报 / 纠错

侵权举报经核验成立后，我们会即时下线该条目并删除已存的内容副本。